内存产品术语表

李逍遥

新朋友请进论坛新手成长必读

  Asynchronous 异步 异步运作模式即内存随时响应输入信号的一种模式。异步模式与同步模式相反，在同步模式中输入信号必须在设备时钟周期的特定时间出现。

Auto precharge 自动预充电 异步DRAM（动态随机存取存储器芯片）的特点是允许内存芯片电路在每一个脉冲周期结束时自动关闭内存页。

Auto refresh 自动刷新 通常指的是RAS（行地址选择）刷新前的CAS（列地址选择），或者是RE刷新前的CE。每次内存控制器在RAS刷新周期前对CAS初始化时，一个内部地址计数器对行地址递增。

BEDO 突发EDO（扩展数据输出）DRAM。EDO DRAM具有某些突发特性，如可以串行或交互方式传输的4位脉冲长度。

Block write 块写 VRAM（视频随机存储器）的特点在于允许用户在每个页周期内写8列数据。可能屏蔽某些列以实现部分写入。

Buffering 缓冲 为SIMM或DIMM（双内联存储模块）添加逻辑、特定的驱动以提高输出电流。缓冲是为了克服由容性负载引起的信号衰减。

Burst 突发 对单一设备快速连续性访问产生的多位数据。突发长度因产品和用户应用程序而异。

Burst rate 突发率 在一次突发中数据可被存取的比率。通常用一次突发中每一位数据所需的时钟周期数目来描述突发率。例如，处理器速率下运作的SRAM的一次4位突发的突发率可描述为2/1/1/1或者是首位需要两个时钟周期，余下三位各需1个时钟周期。

Byte-write 字节写入 一种内存运作模式，在一次存储操作中屏蔽了数据总线上了一个或多个字节，这样只能访问和写入部分字节。字节写入可用于SRAM和DRAM应用中。

Cache 缓存 用于临时存储数据的一小部分内存（一般是SRAM）。如果设计得当，通过降低每次处理中访问系统主存的次数，缓存就能改善系统性能。

CAS 列地址选择 DRAM中的一个控制管脚，用于关闭和激活一个列地址。CAS被激活时地址管脚所代表的数据决定了DRAM上的列选择。

校验位 DRAM模块提供的额外数据位以便支持ECC功能。对于4字节总线来说，实现ECC（错误校正码）需要7或8个校验位，这样一来总线宽度就为39或40位。对于8字节总线来说，需要8个校验位，这样，总线宽度就为72位。

DRAM DIMM 双列直插存储模块。DIMM是数据总线为64、72或80位的小内存条。与SIMM不同，DIMM芯片正反面并不相互连接。DIMM在设计上符合JEDEC标准，但在尺寸、速度和特性上有很大差异。

双时钟工作 在SRAM中的一种控制输出定时的方法，它与输入定时独立，使用两个时钟信号。

ECC Error Correction Code。ECC是为了纠正内存错误的一种逻辑设计。可纠正的错误位数取决于采用的算法、错误校正位（非数据位）的位数。这种逻辑可能包含在SIMM，或者应用在计算机的电路板上。某些系统没有或者不需要ECC。

SIMM上的ECC 具有板载ECC逻辑特性的SIMM，设计上能与基于奇偶的SIMM兼容。ECC逻辑能够校正SIMM每个字节数据中出现的单个错误。

SIMM或DIMM上优化的ECC：采用一种模块寻址体系，它为ECC系统使用内存模块提供了便利。ECC优化模块不具备字节写入的能力。

EDO 扩展数据输出。一种DRAM性能特性，它允许快速存取单行中的多位数据。EDO还涉及在一旦选择了行地址后，以快速连续方式选择多个列地址。一旦选定了第一个列地址并且激活CAS，数据输出驱动就被激活。在每个连续的CAS滤波中数据输出驱动保持活跃，直至RAS变为高电平。

闪写 VRAM的一种特性，允许使用者一次清除一行。该特性用于快速清除整个缓冲区。

涌流 SRAM中单个存储器周期获得数据的操作。读出的数据位必须立即获取，否则就会丢失。

FPM 快速页模式。一种定时选项，允许DRAM单行中的多位数据以加快的速度存取。快速页模式涉及一旦选定行地址后，以快速连续方式选择多个列地址。每次选定了一个列地址并激活CAS时，数据输出驱动就被激活；每次CAS变为高电平时，数据输出驱动就无效。

HER 硬错误率。由于永久的或"硬"失败引起的错误率。

HPM 超页模式。DRAM中，EDO或扩展数据输出的另一种说法。

Hi-Z 一种高阻情况，不能解释为系统逻辑中的1或0。

IC DRAM 一种完全封装在塑料或其它耐用材料中的小型内存芯片。IC DRAM大小与PCMCIA卡相近，看起来就像一张略厚一点的信用卡。

ID Identification Detect。DIMM上的管脚，用于向使用该模式的系统提供总线宽度和自刷新的相关信息。

I2C接口 一种协议，定义了将数据放到总线上作为转送者的设备，以及从总线上读出数据的作为接受者的设备。控制数据传递的设备称为主设备；接收数据的设备称为从设备。该协议用于某些DIMM上的串行存在检测EEPROM。

交错 从两个或多个内存页（一个SDRAM）或者设备（一个内存条或者子系统）交替取出数据位的过程。

JEDEC 为内存操作、特性和封装制定标准的组织。

JTAG功能 SRAM行业定义功能，用于测试SRAM的I/O端口和印刷电路板印制线或其它元件互联情况。

Key 内存模块（DRAM DIMM或SIMM）上的槽，能够防止将内存条插入不兼容的系统中。例如，3.3V的DIMM不能插入设计为5V的系统的内存插槽中。

延迟写 SRAM的特性之一，允许在地址和控制后延迟一个时钟周期将数据写入。该特性用于消除当读操作后紧随一个写操作时常常引起的延迟。

低功率 该名称暗示用于弥补内存模块的DRAM芯片在设计中加入了扩展内存保持能力或者自刷新能力，这样就只有很低的备用电源电流的需求。

OE Output Enable。DRAM 上的一个控制管脚，允许使用者使能或者禁用数据输出驱动。

页 DRAM中一个行地址可存取的位数。页的大小是由列地址的数目决定的。例如，一个有10个列地址管脚的设备，其页大小为1024比特。

奇偶 检测内存错误的逻辑。一般来说，每个字节（8位）的数据需要1个奇偶位。最常见的奇偶形式是偶校验、奇校验和校验和。

PD Presence Detect。SIMM和DIMM上的指示器管脚，向使用该内存模块的系统提供速度、密度等相关信息。

管线 DRAM和SRAM中使用的一种方法，在存取新数据时该方法采用多级电流堆叠或保存数据,从而能提高性能。各种产品的管道宽度也各不相同。例如，EDO DRAM中，当存取下一位数据时输出前一位数据。在某些SRAM中，管道可能包含几位或更多的数据。

预充电 DRAM中,控制信号（如RAS）转变为不活动状态到下一次转变为活动状态所需的时间。

RAS 行地址选择。DRAM上的一个控制管脚，用于锁住和激活行地址。DRAM上的行选择取决于当RAS变为活动态时地址管脚表示的数据。

刷新 在指定的时间间隔重新载入DRAM内存单元的充电的过程。必需刷新间隔是内存单元设计和生产内存部件的半导体技术中的一个功能。有可能采用多种刷新方案。

SAM 串行寄存器/串行存取存储器。SAM是内嵌在VRAM中的一个串行寄存器，SAM使VRAM能够从设备的DRAM部分将大量数据传送到图形控制器或帧缓冲中。全SAM为512K x 16，半SAM为256K x 16。

SDRAM 同步动态随机存取存储器或同步DRAM。DRAM的设计目的就是采用自动定址、多页交错和同步（或时钟）接口以相当高的速度传输数据突发。

自刷新 SDRAM的一种刷新形式，允许设备为在分配的保持时间间隔中刷新存储单元产生必要的控制信号。

SER 软错误率。由于软错误引起的错误率。软错误是由α粒子或宇宙射线引起的错误。一旦关机重启后，软错误会消失。

SPD(Serial Presence Detect) 串行存在检测 采用256比特串行EEPROM 来存储密度、性能和其它出厂数据的增强型存在检测系统。该功能是某些DIMM和DIMM提供的。

SGRAM 同步图形RAM。这是为需要高速度串行数据的图形应用设计的单端口DRAM。

SIMM 单列存储器模块。SIMM是数据总线为32、36或40位的小型内存条。SIMM是双面导通的。SIMM在设计上符合JEDEC标准，但在尺寸、速度和特性上有很大差异。

休眠模式 SRAM的一种模式，将输出端置为高阻态并将芯片功耗降低到等待水平。

读/写分离 VRAM的这一功能允许使用者将SAM一分为二，这样一半可用于读写，另一半用于从DRAM中载入数据。

SO DIMM 小型双列直插式内存模块。SO DIMM比标准DIMM更小更薄。这是对内存部件采用TSOP封装技术实现的。

SOJ 小尺寸J型引脚封装。这个塑料包装是为内存芯片设计的，是表面装配包装技术的一种，包装外的插针形似英文字母J。

SRS 串行寄存器停顿。VRAM的这一特性是用于读出可编程宽度图块的停顿指针。SRS用于将帧缓冲分为一定宽度的图块，这样就能以页模式写入数据。

TSOP 薄型小尺寸封装。这个塑料包装是为内存芯片设计的，其尺寸大约是标准表面装配塑料包装（SOJ）高度的一半。

UMA 统一内存架构。一种内存架构，其主内存的DRAM为主存控制器和图形控制器所共享。

VRAM 视频RAM。为视频应用设计了板载串行寄存器或串行存取存储器的DRAM。VRAM的设计包括一个串行端口和一个并行端口。串行端口向CRT刷新电路提供数据，并行端口负责读写图形控制器传来的数据。

WPBM 每位屏蔽复写器。VRAM的这一特性允许使用者对输入进行屏蔽以防止特定位被写入。使用屏蔽缓冲可创建永久屏蔽。使用每位屏蔽复写器可创建非永久屏蔽。>>>